Your browser does not support JavaScript!

Αρχική    Design and Implementation of a Directory based Cache Coherence Protocol  

Αποτελέσματα - Λεπτομέρειες

Προσθήκη στο καλάθι
[Προσθήκη στο καλάθι]
Κωδικός Πόρου 000368505
Τίτλος Design and Implementation of a Directory based Cache Coherence Protocol
Άλλος τίτλος Σχεδίαση και υλοποίηση ενός πρωτοκόλλου συνέπειας κρυφών μνημών τύπου καταλόγου
Συγγραφέας Τσαλιαγκός, Δημήτριος Μιχαήλ
Σύμβουλος διατριβής Κατεβαίνης, Μανώλης
Περίληψη Καθώς το πλήθος των επεξεργαστών μέσα σε ένα chip αυξάνεται προκαλείται η ανάγκη για ταχύτερη και πιο αποτελεσματική επικοινωνία. Αυτό είναι αναγκάιο για να μπορέσουν οι εφαρμογές να εκμεταλλευτούν τον μεγάλο αριθμό απο επεξεργαστές που είναι διαθέσιμος στα σημερινά πολυπύρηνα συστήματα. Παρόλο που άμεσες μέθοδοι επικοινωνίας όπως τα πρωτόκολλα RDMA μπορούν να χρησιμοποιηθούν, η έμμεση μεταφορά δεδομένων μεταξύ των επεξεργαστών διευκολύνει τον προγραμματισμό τετοιων κλιμακώσιμων συστημάτων προσφέροντας στον προγραμματιστή ένα απλό προγραμματιστικό μοντέλο. Αυτή η προσέγγιση παρόλα αυτα δημιουργεί το πρόβλημα γνωστό ως συνέπεια μνήμης, όπου πολλαπλά αντίγραφα ενος δεδομένου πρέπει να είναι συνεπή. Μια ορθογώνια λύση στο πρόβλημα αυτό είναι η χρησιμοποίηση ενός πρωτοκόλλου συνέπειας μνήμης τύπου καταλόγου που προσφέρει αυξημένη κλιμακωσιμότητα καθώς μειώνει το πλήθος των μηνυμάτων που ανταλλάσονται σε σχέση με πρωτόκολλα broadcast. Σε αυτήν την εργασία υλοποιoύμε ενα πρωτόκολο συνέπειας τύπου καταλόγου σε ένα σύστημα 4 πυρήνων το οποίο αναπτύχθηκε στο εργαστήριο CARV (Computer Architecture and VLSI Systems) του ΙΤΕ (Ίδρυμα Τεχνολογίας κι Έρευνας) και βασίζεται σε μια σύγχρονη πλατφόρμα ανάπτυξης FPGA (Field Programmable Gate Array). To πρωτόκολλο που υλοποιήθηκε μπορέι να υποστηρίξει μέχρι 16 επεξεργαστές και εννοποιήθηκε με το υπάρχον σύστημα που υποστηρίζει πρωτόκολλα RDMA και επιπλέον παρέχει ειδική hardware υποστήριξη για μεθόδους συγχρονισμού και άμεση διαχείρηση των κρυφών μνημών. Τα κύρια αποτελέσματα τα οπόια βρέθηκαν δείχνουν οτι συνολικό κόστος σε επιπλέον λογικές πύλες τέτοιων πρωτοκόλλων σε αντίθεση με συστήματα χωρίς συνέπεια μνήμης είναι της τάξης του 4%. Αξιολογήσαμε την απόδοση του πρωτοκόλλου υλοποιώντας κάποια βασικά εφαρμογές που βρίσκονται σε παράλληλες εφαρμογές όπως locks και barriers. Επισης υλοποιήθηκε μια εφαρμογή τύπου παραγωγού-καταναλωτή και ένας αλγόριθμος πολλαπλασιασμού πινάκων για την μέτρηση της απόδοσης του πρωτοκόλλου. Τα αποτελέσματα μας δείχνουν οτι η σχεδίαση μας κλιμακώνεται για τον αλγόριθμο του πολλαπλασιασμού πινάκων, επιτυγχάνοντας επιτάχυνση που κυμάινεται απο 3.74 εώς και 1.96.
Φυσική περιγραφή v. 71 σ. : εικ., πίν. ; 30 εκ.
Γλώσσα Αγγλικά
Θέμα Cache Coherence
Caches
Directory Protocols
Multiprocessors
Κατάλογοι συνέπεια μνήμης
Πολυπύρηνοι επεξεργαστές
Συνέπεια κρυφών μνημών
Ημερομηνία έκδοσης 2011-07-15
Συλλογή   Σχολή/Τμήμα--Σχολή Θετικών και Τεχνολογικών Επιστημών--Τμήμα Επιστήμης Υπολογιστών--Μεταπτυχιακές εργασίες ειδίκευσης
  Τύπος Εργασίας--Μεταπτυχιακές εργασίες ειδίκευσης
Εμφανίσεις 119

Ψηφιακά τεκμήρια
No preview available

Προβολή Εγγράφου
Εμφανίσεις : 15