E-Locus - Ιδρυματικό Καταθετήριο Πανεπιστημίου Κρήτης - Design and implementation of a scalable IOMMU for RISC-V architectures

Αρχική Design and implementation of a scalable IOMMU for RISC-V architectures

Αποτελέσματα - Λεπτομέρειες

[Προσθήκη στο καλάθι]

Κωδικός Πόρου

000441654

Τίτλος

Design and implementation of a scalable IOMMU for RISC-V architectures

Άλλος τίτλος

Σχεδίαση και υλοποίηση μιας κλιμακώσιμης μονάδας διαχείρισης μνήμης εισόδου-εξόδου για αρχιτεκτονικές RISC-V

Συγγραφέας

Μαστοράκης, Ιάσων Γ.

Σύμβουλος διατριβής

Κατεβαίνης, Μανώλης

Μέλος κριτικής επιτροπής

Παπαευσταθίου, Βασίλης
Πρατικάκης, Πολύβιος

Περίληψη

Η εικονική μνήμη είναι πανταχού παρούσα στα συστήματα υπολογιστών γενικού σκοπού επειδή έχει πολλά πλεονεκτήματα όπως την απλοποίηση της διαχείρισης μνήμης για διευκόλυνση των προγραμματιστών, την προστασία μνήμης και την απομόνωση που βελτιώνουν την ασφάλεια, και τη δυνατότητα οι εφαρμογές να χρησιμοποιούν περισσότερη μνήμη από τη διαθέσιμη φυσική μνήμη του συστήματος. Την εικονική μνήμη τη διαχειρίζεται το Λειτουργικό Σύστημα και οι επεξεργαστές περιλαμβάνουν πίνακες μετάφρασης υλοποιημένους σε υλικό (TLBs) και Μονάδες Διαχείρισης Μνήμης (MMUs) για να επιταχύνουν τη διαδικασία μετάφρασης των εικονικών διευθύνσεων σε φυσικές. Αντίστοιχα, συσκευές Εισόδου/Εξόδου με δυνατότητα Άμεσης Προσπέλασης Μνήμης (DMA) και Επεξεργαστές Γραφικών που δεν εκτελούν κώδικα Λειτουργικού Συστήματος μπορούν να επωφεληθούν από τη χρήση εικονικής μνήμης. Για το λόγο αυτό πολλές μοντέρνες αρχιτεκτονικές προσφέρουν Εικονικοποίηση και προστασία για την Είσοδο-Έξοδο χρησιμοποιώντας εξειδικευμένες Μονάδες Διαχείρισης Μνήμης Εισόδου-Εξόδου (IOMMUs). Σε αυτή την εργασία σχεδιάστηκε και υλοποιήθηκε μια Μονάδα Διαχείρισης Μνήμης Εισόδου-Εξόδου σε επίπεδο υλικού για το ανερχόμενο και ταχεία αναπτυσσόμενο ανοιχτό οικοσύστημα RISC-V. Σχεδιάσαμε και υλοποιήσαμε μια κλιμακώσιμη αρχιτεκτονική Μονάδας Διαχείρισης Μνήμης Εισόδου-Εξόδου η οποία υποστηρίζει ταυτόχρονα πολλαπλές συσκευές Εισόδου-Εξόδου τηρώντας τις προδιαγραφές της αρχιτεκτονικής RISC-V για εικονικές διευθύνσεις με πλάτος 39 και 48 bits. Η σχεδίαση αποτελείται από δυο κύρια στοιχεία: (α) τη Μονάδα Μετάφρασης Διευθύνσεων (ΜΜΔ) και (β) τον Ελεγκτή Μετάφρασης Διευθύνσεων (ΕΜΔ). Αυτά τα στοιχεία είναι διαμορφώσιμα όσο αφορά τα χαρακτηριστικά τους και μπορούν να συνδυαστούν με πολλούς διαφορετικούς τρόπους έτσι ώστε να δημιουργήσουν επεκτάσιμα συστήματα και να προσαρμοστούν για σχέδια με πολλές συσκευές και διαφορετικούς βαθμούς διαμοιρασμού των ΜΜΔ και ΕΜΔ. Απο όσο είμαστε σε θέση να γνωρίζουμε, είμαστε μεταξύ των πρώτων που σχεδίασαν και υλοποίησαν μια Μονάδα Διαχείρισης Μνήμης Εισόδου-Εξόδου για συστήματα RISC-V καθώς δεν υπάρχουν δημοσιευμένες επίσημες προδιαγραφές μέχρι σήμερα (Μάρτιος 2021). Υλοποιήσαμε και επαληθεύσαμε τη σχεδίαση της Μονάδας Διαχείρισης Μνήμης Εισόδου-Εξόδου σε SystemVerilog και αξιολογήσαμε την απόδοσή της χρησιμοποιώντας προσομοίωση RTL με συνθετικά μοτίβα κυκλοφορίας που εξασκούν διαφορετικά σενάρια χρήσης. Επιπλέον, αξιολογήσαμε τις απαιτήσεις χώρου και τη συχνότητα λειτουργίας της Μονάδας Διαχείρισης Μνήμης ΕισόδουΕξόδου σε μια Xilinx Zynq Ultrascale+ FPGA (συστοιχία επαναπρογραμματιζόμενης λογικής). Τέλος, δημιουργήσαμε ένα σχέδιο σε FPGA που περιέχει τη Μονάδα Διαχείρισης Μνήμης Εισόδου-Εξόδου μας και μια τυπική Μονάδα Άμεσης Προσπέλασης Μνήμης και επαληθεύσαμε τη σωστή λειτουργία σε ένα αληθινό σύστημα κάτω από απαιτητικά μοτίβα δοκιμών.

Φυσική περιγραφή

viii, 76 σ. : σχεδ., πιν., εικ. (μερ. εγχρ.) ; 30 εκ.

Γλώσσα

Αγγλικά

Θέμα

FPGA

Hardware

Physical Address

Virtual Address

Εικονική μνήμη

Ημερομηνία έκδοσης

2021-07-30