Your browser does not support JavaScript!

Αρχική    VLSI Micro-Architectures for High-Radix Crossbars  

Αποτελέσματα - Λεπτομέρειες

Προσθήκη στο καλάθι
[Προσθήκη στο καλάθι]
Κωδικός Πόρου 000375276
Τίτλος VLSI Micro-Architectures for High-Radix Crossbars
Άλλος τίτλος Αρχιτεκτονικές VLSI για σταυραγωγούς υψηλού σθένους.
Συγγραφέας Πασσάς, Γεώργιος Αύγουστος
Σύμβουλος διατριβής Κατεβαίνης Μανόλης
Πνευματικάτος Δ.
Περίληψη Ο σταυραγωγός είναι το πιο δημοφιλές δίκτυο για ψηφιακά συστήματα όπως οι δρομολογητές του Ιντερνετ, οι πολυεπεξεργαστές (σε πολλαπλά τσιπ ή στο ίδιο τσιπ), κ.ά. Ωστόσο, καθώς το κόστος του μεγαλώνει με το τετράγωνο του σθένους του, και λόγω πρότερων υλοποιήσεων σε διάφορες τεχνολογίες, είναι ευρέως αποδεκτό ότι ο σταυραγωγός είναι απαγορευτικά ακριβός για σθένος μεγαλύτερο του 32 ή 64, οπότε και χρειαζόμαστε πιο πολύπλοκα δίκτυα, όπου ο σταυραγωγός είναι δομικός λίθος. Στη διατριβή αυτή, αναπτύσσουμε αρχιτεκτονικές VLSI και τις λεπτομερείς διατάξεις αυτών, προκειμένου να κλιμακώσουμε το σταυραγωγό σε σθένος αρκετά μεγαλύτερο του 100. Συγκεκριμένα, διατάξαμε λεπτομερώς σε VLSI έναν σταυραγωγό 128 x 128 x 24Gb/s, ο οποίος διασυνδέει 128 'σωματίδια' χρηστών του 1mm2 σε ένα χοπ, χρησιμοποιώντας 16mm2 σε τεχνολογία CMOS των 90nm. Ο σταυραγωγός έχει εύρος 32bits, τρέχει στα 750ΜΗz, και καταναλώνει 7Watts. Σε εφαρμογές συστημάτων δρομολόγησης, τα σωματίδια θα περιέχουν μνήμη, υλοποιώντας συνδυασμένη ενταμίευση στις εισόδους και εξόδους, συν ένα μικρό κομμάτι λογικής ελέγχου. Δείχνουμε ότι αυτή η αρχιτεκτονική είναι η καλύτερη σε μια κλίμακα αρχιτεκτονικών δρομολόγησης, για δυο λόγους: (α) Έχει ιδεατή απόδοση χρησιμοποιώντας μόνον μικρή επιτάχυνση στο σταυραγωγό ή στις μνήμες, ανεξαρτήτως σθένους• και (β) διαιρεί τη μνήμη μινιμαλιστικά, παρέχοντας (ί) υψηλή πυκνότητα SRAM χρησιμοποιώντας λίγα, μεγάλα, και έτσι πυκνά μπλoκ, και (ιι) υψηλή απασχόληση μνήμης μέσω του αποδοτικού διαμοιρασμού της μεταξύ ροών. Σε εφαρμογές πολυεπεξεργαστών, τα σωματίδια θα περιέχουν έναν επεξεργαστή και την κρυφή του μνήμη. Όταν η κίνηση είναι καθολική και έντονη, ένα τέτοιο σύστημα είναι ανταγωνιστικό προς τα δημοφιλή συστήματα mesh, λόγω της απλοποιημένης δρομολόγησης και κατανομής φορτίου του σταυραγωγού. Για να κλιμακώσουμε το σταυραγωγό σε υψηλό σθένος, αναπτύξαμε καινοτόμες αρχιτεκτονικές VLSI. Τλοποιουμε το δρόμο δεδομένων με δένδρα πυλών πολύπλεξης, καθώς οι τρικατάστατες αρτηρίες καθυστερούν πολύ λόγω εγγενώς μεγάλων παρασιτικών χωρητικοτήτων, και δείχνουμε ότι συμπυκνώνοντας τα δένδρα πολύπλεξης αυξάνουμε την ταχύτητα τους. Επιπλέον, δείχνουμε ότι: (α) Η επιφάνεια του σταυραγωγου καθορίζεται από τις πύλες πολυπλεξης για όλες τις πρακτικές τιμές του σθένους του Ν και του εύρους του W, και έτσι μεγαλώνει ως Ο (N2W), και όχι ως 0(N2W2), ρυθμός με τον οποίο θα μεγάλωνε αν καθοριζόταν από τα καλώδια, όπως πιστεύεται στη βιβλιογραφία και (β) η καθυστέρηση του σταυραγωγου καθορίζεται από τα παρασιτικά των καλωδίων, και επειδή το μήκος των καλωδίων μεγαλώνει με την περίμετρο του σταυραγωγού, η καθυστέρηση μεγαλώνει ως Ο (N√W), και όχι ως Ο (logN), ρυθμός με τον οποίο θα μεγάλωνε αν καθοριζόταν από τις πύλες, όπως πιστεύεται στη βιβλιογραφία. Τέλος, δείχνουμε οτι μέσω προσαρμοσμένης τοποθέτησης των πυλών, τα εργαλεία ηλεκτρονικού αυτοματισμού μπορούν να οδηγηθούν σε λύσεις που εκμεταλλεύονται αποδοτικά την πληθώρα των διαθέσιμων καλωδίων. Για το δρόμο ελέγχου, μελετάμε μια παραδοσιακή αρχιτεκτονική του iSLIP -ενός από τους πιο δημοφιλείς χρονοπρογραμματιστές παράλληλης αντιστοίχισης- η οποία υλοποιεί την απόφαση αντιστοίχισης κάθε εισόδου και κάθε εξόδου σε ένα διακριτό μπλοκ εποπτείας, και επικοινωνεί τις αποφάσεις αντιστοίχισης χρησιμοποιώντας συνδέσμους μπλοκ-προς-μπλοκ. Πρώτα, δείχνουμε οτι οι σύνδεσμοι καταλαμβάνουν επιφάνεια Ο (N4). Έτσι, ένας 128-σθενής iSLIP καταλαμβάνει 14mm2, όπου οι σύνδεσμοι απασχολούν περισσότερο από 50%. Έπειτα, παρατηρούμε ότι τα εσωτερικά καλώδια ενός μπλοκ εποπτείας καταλαμβάνουν επιφάνεια O(NlogN), και προτείνουμε μια νέα αρχιτεκτονική, η οποία αντιστρέφει την τοπικότητα των καλωδίων διαφυλλώνοντας ορθογώνια τα μπλοκ εποπτείας, και έτσι μειώνει την επιφάνεια των καλωδίων σε Ο(N2logN). Με την αρχιτεκτονική αυτή, ο 128-σθενής iSLIP χρειάζεται αμελητέα επιφάνεια για τους συνδέσμους, και χωράει σε 7mm2, το οποίο αποτελεί μείωση 50% σε σύγκριση με το παραδοσιακό. Για έναν 256-σθενή iSLIP, η μείωση κοντεύει την τάξη μεγέθους. Τέλος, η συνολική καθυστέρηση είναι μικρότερη από 10ns, και έτσι ο σταυραγωγός μπορεί να λειτουργεί με πακέτα τόσο μικρά όσο 30Bytes.
Φυσική περιγραφή xiii, 115 σ. : εικ., πίν. ; 30 εκ.
Γλώσσα Αγγλικά
Θέμα Crossbar
Scheduler
VLSI
Σταυραγωγός
Χρονοπρογραμματιστής
Ημερομηνία έκδοσης 2012-06-14
Συλλογή   Σχολή/Τμήμα--Σχολή Θετικών και Τεχνολογικών Επιστημών--Τμήμα Επιστήμης Υπολογιστών--Διδακτορικές διατριβές
  Τύπος Εργασίας--Διδακτορικές διατριβές
Εμφανίσεις 172

Ψηφιακά τεκμήρια
No preview available

Προβολή Εγγράφου
Εμφανίσεις : 14