E-Locus - Ιδρυματικό Καταθετήριο Πανεπιστημίου Κρήτης - Ένας Ελεγκτής για Διαφύλλωση Προσπελάσεων σε ένα Απλό Rambus

Αρχική Ένας Ελεγκτής για Διαφύλλωση Προσπελάσεων σε ένα Απλό Rambus

Αποτελέσματα - Λεπτομέρειες

[Προσθήκη στο καλάθι]

Κωδικός Πόρου

uch.csd.msc//1994xanthaki

Τίτλος

Ένας Ελεγκτής για Διαφύλλωση Προσπελάσεων σε ένα Απλό Rambus

Άλλος τίτλος

A Memory Controller for Access Interleaving over a single Rambus

Συγγραφέας

Ξανθάκη, Ζαχαρένια

Συντελεστής

Μ. Κατεβαίνης

Περίληψη

Καθώς οι ανάγκες σε ρυθμό παροχής δεδομένων από την μνήμη αυξάνουν συνεχώς, το παραδοσιακό interface των chips δυναμικής RAM γίνεται όλο και περισσότερο το bottlenck που περιορίζει το ρυθμό παροχής των chips DRAM σε χαμηλά επίπεδα. Αυτό επιβάλλει την χρήση ακριβών τεχνικών για την οργάνωσης των συστημάτων μνήμης, για να ανταποκρίνονται στις απαιτήσεις του συστήματος σε ρυθμό παροχής δεδομένων. Στη λύση που δίνει η Rambus, το παραδοσιακό interface αντικαθίσταται από το Rambus Channel, ένα στενό διάδρομο, υψηλής ταχύτητας, που συνδέει απευθείας τα chips της δυναμικής RAM της Rambus με τον επεξεργαστή ή τον ελεγκτή μνήμης. Το Rambus Channel χρησιμοποιεί ένα σύγχρονο πρωτόκολλο επικοινωνίας, όπου κάθε δοσοληψία αποτελείται από τρία πακέτα : αίτησης, δεδομένων και acknowledgement. Το ρολόι του διαδρόμου είναι 250MHz και επιτυγχάνει μέγιστο ρυθμό παροχής δεδομένων 500MBytes/s. Σχεδιάσαμε ένα ελεγκτή μνήμης για διαφύλλωση προσπελάσεων στο Rambus, ο οποίος εκμεταλλεύεται με τον καλύτερο τρόπο το throughput του Rambus, διαφυλλώνοντας τις προσπελάσεις όποτε αυτό είναι δυνατό. Έτσι έχει την δυνατότητα να εξυπηρετήσει μια νέα αίτηση κάθε 9 κύκλους Rambus (36ns), που αντιστοιχεί σε μέγιστο ρυθμό παροχής δεδομένων 222 MBytes/s. Ο ελεγκτής μας χειρίζεται προσπελάσεις σε χωριστές λέξεις (64bits) και θα μπορούσε να χρησιμοποιηθεί σε συστήματα με αυξημένες απαιτήσεις σε ρυθμό παροχής δεδομένων από την μνήμη, και προσπελάσεις σε μη συνεχόμενες λέξεις μνήμης, όπως ένας υπερυπολογιστής, που προσπελαύνει στοιχεία μεγάλων πινάκων με τυχαίο stride. Το chip σχεδιάστηκε στην τεχνολογία 1.0 \(*mm CMOS της ES2 και προσομοιώθηκε με επιτυχία για ταχύτητες μέχρι 18.8MHz.

Θέμα

rambus, memory controller, access interleaving

Αρχιτεκτονική Υπολογιστών και Ψηφιακά Συστήματα

Ημερομηνία έκδοσης

1994-03-01

Ημερομηνία διάθεσης

1997-06-2

Συλλογή

Σχολή/Τμήμα--Σχολή Θετικών και Τεχνολογικών Επιστημών--Τμήμα Επιστήμης Υπολογιστών--Μεταπτυχιακές εργασίες ειδίκευσης

Τύπος Εργασίας--Μεταπτυχιακές εργασίες ειδίκευσης

Εμφανίσεις

509

Ψηφιακά τεκμήρια
	Κατέβασμα Εγγράφου Προβολή Εγγράφου Εμφανίσεις : 3
	Προβολή Εγγράφου