ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ
ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ
ΤΜΗΜΑ ΕΠΙΣΤΗΜΗΣ ΥΠΟΛΟΓΙΣΤΩΝ

Αρχιτεκτονική και Υλοποίηση Γέφυρας Προσαρμογής για Δίκτυα ATM

Αθανάσιος Οικονόμου

Μεταπτυχιακή Εργασία

Ηράκλειο Κρήτης, Ιούνιος 2000

Αρχιτεκτονική και Υλοποίηση Γέφυρας Προσαρμογής για Δίκτυα ATM

Μεταπτυχιακή Εργασία
που υποβλήθηκε στην επιτροπή μεταπτυχιακών σπουδών
του Τμήματος Επιστήμης Υπολογιστών
της Σχολής Θετικών Επιστημών
του Πανεπιστημίου Κρήτης
ως μερική εκπλήρωση των απαιτήσεων για την απόκτηση του
ΔΙΠΛΩΜΑΤΟΣ ΜΕΤΑΠΤΥΧΙΑΚΗΣ ΕΙΔΙΚΕΥΣΗΣ

Συγγραφέας:

Αθανάσιος Οικονόμου,
Τμήμα Επιστήμης Υπολογιστών

Εισηγητική Επιτροπή:

Δημήτριος Σερπάνος, Επόπτης
(Αναπληρωτής Καθηγητής)

Μανόλης Κατεβαίνης, Μέλος
(Καθηγητής)

Απόστολος Τραγανίτης, Μέλος
(Αναπληρωτής Καθηγητής)

Δεκτή:

Πάνος Κωνσταντόπουλος,
Πρόεδρος Επιτροπής Μεταπτυχιακών Σπουδών
(Καθηγητής)

Ηράκλειο Κρήτης, Ιούνιος 2000

Αρχιτεκτονική και Υλοποίηση Γέφυρας Προσαρμογής για Δίκτυα ATM

Αθανάσιος Οικονόμου
Μεταπτυχιακή Εργασία

Τμήμα Επιστήμης Υπολογιστών
Πανεπιστήμιο Κρήτης

ΠΕΡΙΛΗΨΗ

Η τεχνολογία ATM είναι σημαντική για τη μεταφορά κίνησης πραγματικού και μη πραγματικού χρόνου σε υψηλές ταχύτητες. Παρά το γεγονός ότι τα δίκτυα ATM που είναι συμβατά με τα πρότυπα υποστηρίζουν έλεγχο ροής με βάση το ρυθμό μετάδοσης (rate-based flow control), τα δίκτυα ATM με έλεγχο ροής βασισμένο σε εισιτήρια (credit-based flow control) προσφέρουν μια ελκυστική εναλλακτική λύση για διασυνδέσεις υψηλής ταχύτητας, ειδικά για μεταφορά δεδομένων. Ο ATLAS-I είναι ένας μεταγωγέας ATM ενός chip, που υποστηρίζει έλεγχο ροής βασισμένο σε εισιτήρια και χρησιμοποιεί συνδέσμους HIC/HS στο φυσικό επίπεδο. Αποτελεί συστατικό στοιχείο μεγαλύτερων μεταγωγέων και διασυνδετικών δικτύων υψηλών ταχυτήτων. Τέτοια δίκτυα χρειάζεται να συνδεθούν με δίκτυα ATM που είναι συμβατά με τα πρότυπα, ώστε να είναι επεκτάσιμα σε ευρύτερη περιοχή. Για το σκοπό αυτό χρειάζονται ειδικές γέφυρες προσαρμογής οι οποίες παρέχουν τη διεπαφή μεταξύ των δύο αυτών τύπων δικτύων.

Στην παρούσα εργασία, παρουσιάζουμε μια πρωτότυπη γέφυρα προσαρμογής που συνδέει το μεταγωγέα ATLAS-I σε δίκτυα ATM συμβατά με τα πρότυπα, τα οποία χρησιμοποιούν συνδέσμους SONET στο φυσικό επίπεδο. Επίσης, περιγράφουμε τη σχεδίαση της σε hardware, βασισμένοι στην τεχνολογία FPGA. Το σύστημά μας υλοποιεί αποδοτική διαχείριση πολλαπλών ουρών, διαχείριση και τερματισμό του αλγορίθμου εισιτηρίων, μετάφραση VP/VC και εξυπηρέτηση κίνησης ως $622 Mbps$ ανά σύνδεσμο.

Architecture and Implementation of an Adaptation Bridge for ATM Networks

Athanasios Oikonomou
MSc Thesis

Department of Computer Science
University of Crete

ABSTRACT

ATM networking constitutes an important technology for high-speed transfer of real-time and non-real-time traffic. Although standard ATM networks support rate-based flow control, ATM networks with credit-based flow control provide an attractive solution for high-speed interconnections, especially for data. ATLAS-I is a single-chip ATM switch with support for credit-based flow control that uses HIC/HS as the physical layer. It is the building block for high-speed switches and interconnection networks. Such networks need to be connected to standard networks, in order to provide scalability over the wide area. We need to use special adaptation bridges to provide the interface for this connectivity.

In this thesis, we present a prototype adaptation bridge that connects the ATLAS-I switch to ATM networks that are standards-compliant, specifically over SONET physical layer. We also describe its hardware implementation, based on FPGA technology. Our system implements efficient multi-queue management, credit management and termination, VP/VC translation and supports data rates up to $622 Mbps$ per link.

ΕΥΧΑΡΙΣΤΙΕΣ

Θα ήθελα να ευχαριστήσω όλους όσους συνέβαλαν στην πραγματοποίηση της εργασίας αυτής. Πρώτον από όλους τον καθηγητή μου, κ. Δημήτριο Σερπάνο, για την συνολική του καθοδήγηση στην εργασία αυτή αλλά σε κάθε άλλη ακαδημαϊκή μου δραστηριότητα. Ο Μιχάλης Λυγεράκης (τεχνολόγος ηλεκτρολόγος μηχανικός του CARV-ΙΠ-ΙΤΕ[1]) με βοήθησε σημαντικά στη σχεδίαση του PCB, σχεδιάζοντας το layout με το Allegro. Η Ξένια Μουντρουΐδου (προπτυχιακή υπότροφος του CARV) ετοίμασε τα test vectors για τις προσομοιώσεις και τον έλεγχο της λογικής υλοποίησης. Ο Γιώργος Καλοκαιρινός (συντονιστής ψηφιακής σχεδίασης συστημάτων του CARV) και ο Γιώργος Κορνάρος (μηχανικός σχεδίασης VLSI του CARV) ήταν πάντα πρόθυμοι να βοηθήσουν σε οποιοδήποτε πρόβλημα, μικρό ή μεγάλο, που ανέκυπτε. Θα ήθελα επίσης να ευχαριστήσω το Μάνο Τζωρτζάκη (υπεύθυνο έργου από την εταιρία INTPAKOM) για την εποικοδομητική συνεργασία που είχαμε και όποιον άλλο αισθάνεται ότι με τον τρόπο του βοήθησε στη διεξαγωγή αυτής της εργασίας.

Θα ήθελα ιδιαίτερα να ευχαριστήσω τα μέλη της εισηγητικής επιτροπής κ. Μανόλη Κατεβαίνη (καθηγητής Πανεπιστημίου Κρήτης) και κ. Απόστολο Τραγανίτη (αναπληρωτής καθηγητής Πανεπιστημίου Κρήτης) για το ενδιαφέρον που έδειξαν.

Τέλος, θα επιθυμούσα να ευχαριστήσω το Πανεπιστήμιο Κρήτης και το Ινστιτούτο Πληροφορικής του Ιδρύματος Τεχνολογίας και Έρευνας για την οικονομική και υλικοτεχνική τους υποστήριξη.

[1]**C**omputer **Ar**chitecture and **V**LSI Systems Division - **Ι**νστιτούτο **Π**ληροφορικής - **Ί**δρυμα **Τ**εχνολογίας και **Έ**ρευνας

ΠΕΡΙΕΧΟΜΕΝΑ

ΚΑΤΑΛΟΓΟΣ ΣΧΗΜΑΤΩΝ

ΚΑΤΑΛΟΓΟΣ ΠΙΝΑΚΩΝ

ΚΕΦΑΛΑΙΟ 1

ΕΙΣΑΓΩΓΗ

Η τεχνολογία ATM θεωρείται σημαντική τεχνολογία για τη μεταφορά κίνησης πραγματικού και μη πραγματικού χρόνου σε υψηλές ταχύτητες τόσο στα τοπικά όσο και στα ευρείας περιοχής δίκτυα [1][2]. Πιστεύουμε ότι η τεχνολογία ATM, επαυξημένη με έλεγχο ροής βασισμένο σε εισιτήρια (credit-based flow control), παρέχει επίσης μια ελκυστική λύση για διασυνδέσεις υψηλής ταχύτητας, ειδικά για μεταφορά δεδομένων. Ο ATLAS-I είναι ένας 16×16 μεταγωγέας ATM ενός chip, με σειριακούς δεσμούς από σημείο σε σημείο, των $622 Mbps$ ο καθένας [3][4][5][6]. Αποτελεί ένα γενικού σκοπού συστατικό στοιχείο για δίκτυα με υψηλή διαπερατότητα (throughput) και χαμηλή καθυστέρηση (latency), με credit-based flow control [7][8][9] και άλλα προηγμένα αρχιτεκτονικά χαρακτηριστικά, όπως φαίνεται και στο Σχήμα 1.1. Δίκτυα από ATLAS-I χρειάζεται να συνδεθούν με δίκτυα συμβατά με τα πρότυπα, έτσι ώστε να είναι επεκτάσιμα σε ευρύτερη περιοχή. Για το σκοπό αυτό χρειάζονται ειδικά συστήματα τα οποία θα παρέχουν την προσαρμογή της σύνδεσης αυτής.



Σχήμα 1.1: Επισκόπηση του chip ATLAS-I

Το MuQProI [9][10] ήταν η πρώτη προσπάθεια σχεδίασης ενός τέτοιου συστήματος. Το MuQProI είναι ένα πρωτότυπο βασισμένο στην τεχνολογία FPGA. Αποτελεί έναν 4×1 μεταγωγέα ATM ο οποίος διαχειρίζεται χιλιάδες ουρές κελιών (cells) σε hardware και εξυπηρετεί κίνηση στα $155 Mbps$

ανά σύνδεσμο, πάνω από HIC/HS. Χρειαζόμαστε ένα σύστημα όμως το οποίο να είναι ικανό να υποστηρίζει 622*Mbps* ανά σύνδεσμο, έτσι ώστε να εκμεταλλευτούμε όλη τη διαπερατότητα των συνδέσμων του ATLAS-I και επίσης να είναι εφικτή η διασύνδεση του ATLAS-I με δίκτυα που χρησιμοποιούν SONET.

Για το σκοπό αυτό προτείνουμε ένα σύστημα ATM που λειτουργεί ως γέφυρα προσαρμογής ανάμεσα σε δύο δίκτυα ATM, ένα αποτελούμενο από μεταγωγείς ATLAS-I, στα 622*Mbps* ανά σύνδεσμο, με credit-based flow control πάνω από HIC/HS, και ένα δίκτυο συμβατό με το ATM Forum, στην ίδια ταχύτητα ανά σύνδεσμο πάνω από SONET, αλλά χωρίς credit-based flow control. Για να υποστηρίξουμε το ζητούμενο ρυθμό μετάδοσης χρειαζόμαστε σύγχρονη δυναμική μνήμη (Synchronous Dynamic RAM, SDRAM) για την αποθήκευση των κελιών, γιατί οι SDRAMs προσφέρουν και μεγάλη αποθηκευτική χωρητικότητα αλλά και μεγάλη διαπερατότητα [11]. Επίσης, επειδή είναι γνωστό ότι η διαχείριση μνήμης γενικά αποτελεί σημαντικό bottleneck στα συστήματα επικοινωνιών [12][13], πρέπει αυτή να είναι αποδοτική στο σύστημά μας. Για το λόγο αυτό έχει γίνει εντατική μελέτη σε θέματα διαχείρισης ουρών. Στα [14] και [15], παρουσιάζεται ο διαχειριστής ουρών του MuQProI. Αυτός είναι ικανός να εκτελεί πρωτογενείς λειτουργίες διαχείρισης ουρών, μία κάθε φορά, στα 30*MHz*. Όπως, όμως, θα διαπιστώσουμε στη συνέχεια, χρειαζόμαστε μια υλοποίηση που να είναι ικανή να λειτουργεί στα 50*MHz* και να εκτελεί, παράλληλα, περισσότερες από μία πρωτογενείς λειτουργίες, έτσι ώστε να υποστηρίζεται η απαιτούμενη διαπερατότητα. Το όλο σύστημα θα είναι μια επεκτάσιμη αρχιτεκτονική ικανή να προσφέρει προσαρμογή και για επόμενες υλοποιήσεις του ATLAS-I που θα έχουν μεγαλύτερες απαιτήσεις σε διαπερατότητα.

Το υπόλοιπο αυτού το κειμένου είναι οργανωμένο ως εξής. Το Κεφάλαιο 2 παρουσιάζει τη γέφυρα υπό το πρίσμα του περιβάλλοντος στο οποίο χρησιμοποιείται. Στο Κεφάλαιο 3 δίνουμε μια λειτουργική περιγραφή υψηλού επιπέδου του συστήματος. Αναλύουμε όλες τις λειτουργίες που συμβαίνουν στο σύστημα χωρίς όμως να συζητήσουμε πως αυτές υλοποιούνται στο hardware. Η αρχιτεκτονική της γέφυρας παρουσιάζεται στο Κεφάλαιο 4, όπου φαίνονται όλα τα modules σε hardware και οι μεταξύ τους διασυνδέσεις. Το Κεφάλαιο 5 είναι το μεγαλύτερο σε έκταση και αναλύει σε λεπτομέρεια την υλοποίηση κάθε module. Λεπτομέρειες σχετικές με την κάρτα τυπωμένου κυκλώματος πάνω στην οποία έχει υλοποιηθεί το σύστημά μας δίνονται στο Κεφάλαιο 6. Στο Κεφάλαιο 7 δίνουμε κάποια συμπερασματικά σχόλια. Τα Παραρτήματα προσφέρουν περισσότερες λεπτομέρειες σχετικά με τις διεπαφές που ακολουθούν τα πρότυπα, την κατανομή των pins της FPGA και τη μορφή των κελιών ATM και των credits. Στο τελευταίο Παράρτημα παρέχεται μια λίστα με τα ακρώνυμα και τις συντομογραφίες που υπάρχουν σε αυτό το κείμενο.

ΚΕΦΑΛΑΙΟ 2

ΤΟ ΠΕΡΙΒΑΛΛΟΝ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ

Σκοπός του κεφαλαίου αυτού είναι να περιγράψουμε τη γέφυρα βασισμένοι στο περιβάλλον στο οποίο θα χρησιμοποιηθεί. Στο Σχήμα 2.1, η γέφυρα αποτελείται από ό,τι περικλείεται στο διακεκομμένο ορθογώνιο. Κάθε σκιασμένο τετράγωνο της γέφυρας παριστάνει μία ξεχωριστή κάρτα τυπωμένου κυκλώματος. Η γέφυρα έχει τρεις διαφορετικές πόρτες διασύνδεσης με τον εξωτερικό κόσμο: δύο για μεταφορά δεδομένων μεταξύ των δικτύων και μία για αρχικοποίηση, έλεγχο και διαχείριση.



Σχήμα 2.1: Το περιβάλλον της γέφυρας

- **Πόρτες μεταφοράς δεδομένων μεταξύ των δικτύων:**
  - Ένας πλήρως αμφίδρομος, στα $622 Mbps$, σύνδεσμος HIC/HS, ο οποίος συνδέει τη γέφυρα με ένα chip ATLAS-I, όπως φαίνεται στα δεξιά του σχήματος[1].

[1] Η κατεύθυνση "δεξιά" είναι σχετική ως προς το διακεκομμένο ορθογώνιο του σχήματος. Δεν σημαίνει κάτι όσο αφορά τη φυσική θέση στην κάρτα. Το ίδιο ισχύει και για όλες τις διεπαφές που φαίνονται στο συγκεκριμένο σχήμα. Λεπτομέρειες για την ακριβή θέση των διεπαφών του τυπωμένου κυκλώματος με όνομα FASMMA Board υπάρχουν στο Κεφάλαιο 6.

- Ένας πλήρως αμφίδρομος, στα $622Mbps$, σύνδεσμος SONET, ο οποίος συνδέει τη γέφυρα με ένα σύστημα συμβατό με το ATM Forum, όπως φαίνεται στα αριστερά του σχήματος.

- **Πόρτα αρχικοποίησης, ελέγχου και διαχείρισης:**
  - Ένα VME bus για σύνδεση σε οποιοδήποτε επεξεργαστή χρησιμοποιεί το bus αυτό.

Όπως φαίνεται στο Σχήμα 2.1, η γέφυρα αποτελείται από τρία κύρια blocks, το κάθε ένα από τα οποία βρίσκεται σε διαφορετική κάρτα:

- **SONET PHY**. Το block αυτό είναι υπεύθυνο για τη μετατροπή των σημάτων του συνδέσμου SONET σε δύο διεπαφές UTOPIA Level 2 (UTOPIA-2) [16] για μεταφορά κελιών.
- **iCOM's HIC PHY**. Το block αυτό σχεδιάστηκε από την εταιρία ΙΝΤΡΑΚΟΜ και μετατρέπει τα σήματα του συνδέσμου HIC/HS σε τέσσερις διεπαφές UTOPIA-2, δύο για μεταφορά κελιών και δύο για μεταφορά credits.
- **FASMMA Board**. Η λογική του block αυτού σχεδιάστηκε από το συγγραφέα και υλοποιεί όλη τη λογική λειτουργικότητα της γέφυρας προσαρμογής, συμπεριλαμβανομένων και των άφιξη/αναχώρηση κελιών, διαχείριση μνήμης/ουρών, τερματισμός του αλγορίθμου για credits και προγραμματισμός αναχωρήσεων. Το όνομα του προέρχεται από τη φράση *FASt Memory MAnager*.



Σχήμα 2.2: Τα δύο δυνατά μονοπάτια των κελιών μέσω της γέφυρας



Σχήμα 2.3: Τα credits είναι ενεργά μόνο στην πλευρά του HIC/HS

Στο Σχήμα 2.2 φαίνονται, με διακεκομμένα βέλη, τα δύο δυνατά μονοπάτια που μπορούν να ακολουθήσουν τα κελιά ATM μέσα από τη γέφυρα. Κελιά τα οποία φθάνουν στη γέφυρα από το σύνδεσμο SONET πρέπει να φύγουν από το σύνδεσμο HIC/HS και αντίστροφα. Δεν αφικνούνται/αναχωρούν κελιά προς/από τον επεξεργαστή, που σημαίνει ότι δεν επιτελείται εξέταση κελιών OAM. Καλούμε *εισερχόμενη (incoming)* την κατεύθυνση των κελιών από το σύνδεσμο SONET προς αυτόν του HIC/HS και *εξερχόμενη (outgoing)* την αντίστροφη. Τα ονόματα έχουν την προέλευση τους από την οπτική γωνία του chip ATLAS-I.

Τα credits παίζουν ρόλο μόνο στην πλευρά του HIC/HS. Credits αφικνούνται από το σύνδεσμο HIC/HS, χρησιμοποιούνται από τη γέφυρα αλλά δεν προωθούνται στο σύνδεσμο SONET.