| Περίληψη |
Οι προχωρημένοι Μεταγωγείς και Δρομολογητές στηρίζονται κυρίως στην τεχνολογία Δυναμικής RAM για την παροχή μεγαλου, χαμηλού κόστους χώρου, που είναι απαραίτητος λόγω της εκρηκτικότητας της Διαδικτυακής κίνησης. Ποιότητα Υπηρεσίας (Quality of Service) είναι επίσης επιθυμητή. Κατά συνέπεια η Ανά-Ροή Αποθήκευση σε Ουρές (Per-Flow Queueing) συχνά υλοποιείται. Μελετάμε τον σχεδιασμό ενός Διαχειριστή Ουρών που υποστηρίζει Ανά-Ροή Αποθήκευση σε ουρές χιλιάδες ροών κίνησης τύπου ΑΒR για ένα μεταγωγέα ATM. Ένα μεγάλο ολοκληρωμένο τύπου FPGA χρησιμοποιείται για γρήγορη ανάπτυξη και εκτενείς δοκιμές πάνω στην πλατφόρμα. Προς αποφυγή της χρήσης ολοκληρωμένων μνήμης τύπου SRAM και μείωση της χρήσης pin και συρμάτων, μόνο μία μονάδα μνήμης τύπου SDRAM DIMM χρησιμοποιείται για την αποθήκευση κελιών και τη διατήρηση δεικτών. Προτιμήσαμε τη Δυναμική Παραχώρηση Μνήμης (Dynamic Memory Allocation), προκειμένου να αντιμετωπιστούν οι ροές υψηλής κίνησης. Προπαραχώρηση αποθηκευτικών χώρων (Buffer Preallocation) και Παράκαμψη Λίστας Ελευθέρων χώρων (Free List bypassing) χρησιμοποιήθηκαν για την μείωση των προσπελάσων μνήμης και την αύξηση της αποθηκευτικής διαμεταγωγής. Αυτές οι τεχνικές αποδεικνύονται απαραίτητες για την ικανοποίηση των αναγκών αποθήκευσης του Μεταγωγέα. Χαρακτηριστικά Ελέγχου Ροής τύπου ΑΤΜ (ATM Flow Control), όπως Μαρκάρισμα τυπου EFCI (EFCI Marking) και Μαρκάρισμα RM σχετικού ρυθμού (RM Relative rate marking) παρέχεται για κάθε υποστηριζόμενη ροή. Χρησιμοποιήσαμε το συνθέσιμο υποσύνολο της γλώσσας περιγραφής υλικού Verilog για προσομοίωση και σχεδιασμό της αρχιτεκτονικής, αντί της ALTERA AHDL, για συμβατότητα μεταξύ διαφορετικών πλατφορμών. Το εργαλείο ALTERA MaxPlusII χρησιμοποιήθηκε για σύνθεση και προγραμματισμό της FPGA. Πετύχαμε 35 ΜΗz συχνότητας ρολογιού που μεταφράζεται σε 800 Mbps μέγιστη συνδιασμένη, εισερχόμενη και εξερχόμενη διαμεταγωγή για τον Διαχειριστή Ουρών καθώς και μια πολυπλοκότητα 2500 λογικών στοιχείων FPGA (FPGA Logic Elements) και 2000 SRAM bit για 64 χιλιάδες ροές.
|
Σχεδιασμός και υλοποίηση ενός Ανα-Ροή Διαχειριστή ουρών για ένα μεταγωγέα τύπου ATM με χρήση τεχνολογίας FPGA
